华为2023年如何将1颗芯片集成1万亿个晶体管
回顾自1947年晶体管诞生至今，人类已实现了前所未有的技术飞跃。随着时间的推移，我们对晶体管的需求日益增长，但其发展也面临瓶颈。摩尔定律放缓，晶体管本身也需创新以维持进步。在2022年，为了纪念晶体管发明75周年，IEEE电子器件分会举办了一场盛会，其中Fin-FET发明者胡正明教授及行业领先者分享了延续摩尔定律的技术成果。
在会议上，胡正明教授强调我们仍需新的晶体管，并提出三个理由：首先，由于晶体管改进带来的新能力，如计算和高速通信、互联网、智能手机等；其次，半导体技术广泛应用改变科技与工业，同时IC使用较少材料且不断减小尺寸；第三，理论上信息处理能量可降低至今天水平千分之一以下，而其他大部分技术已达理论极限。
2030年之前，我们预计单颗芯片将集成1万亿个晶体管。然而，这一目标并非易事，它需要巨大的经济和技术投入。此前，每隔几十年，都有新的挑战出现，如1980年代动态功耗问题被CMOS解决，在2000-2010年代静态功耗再次成为焦点，最终通过3D Fin-FET和多核架构得到解决。
目前，对于进一步微缩晶体管的问题，一些研究利用环栅（GAA）结构中的RibbonFET实现了三维尺寸缩小，但发现短沟道效应限制了性能提升。而使用非硅材料如过渡金属硫化物作为通道材料则是未来研究方向之一。英特尔已经展现了一种全环绕栅极堆叠式纳米片结构，该结构使用2D通道材料，有助于提高性能。此外，3D封装技术也是提升设备中晶体管数目的重要途径。
尽管实现这一目标具有挑战性，但英特尔等企业持续研发，并期待新技术的突破。当我们达到每个芯片内含1万亿个晶体关时，我们或许能够见证一个全新的世界如何形成。（雷峰网(公众号：雷峰网)）
