1颗芯片如何集成100亿个晶体管半导体龙头股的物品排行榜
回顾自1947年晶体管诞生至今，人类已实现了前所未有的技术飞跃。随着时间的推移，我们对晶体管的需求日益增长，但其发展也面临瓶颈。摩尔定律放缓，引发了行业内对于延续这一规律的讨论。在2022年的IEEE活动中，Fin-FET发明者胡正明教授和业界领先者就如何继续摩尔定律进行了探讨。
在这场活动中，胡正明教授强调我们需要新的晶体管，并提供了三个理由：首先，新技术将带来前所未有的能力；其次，由于半导体材料使用效率高，可以减少对环境的影响；第三，即使理论上可以进一步降低能量消耗，但目前还没有达到这个水平。
随着全球变暖问题的加剧，对应对气候变化工具的需求也在增加。然而，在研发制造出新的晶体管方面，我们面临着经济和技术上的挑战。
历史上，每当遇到难题时，都有创新出现解决之道。1980年代CMOS取代NMOS和双极技术后，大幅度提高了性能；2000-2010年静态功耗成为焦点之后，3D Fin-FET与多核处理器架构为解决方案而涌现。
如今，一些研究人员正在开发一种名为环栅（GAA）的3D CMOS结构，以进一步缩小晶体管尺寸。但是，这种方法可能会导致短沟道效应的问题。此外，有学术研究利用过渡金属硫化物作为通道材料，它们只有三个原子的厚度，可以改善这种情况。
英特尔已经在2D材料领域进行了大量研究，并展示了一种全环绕栅极堆叠式纳米片结构，该结构使用厚度仅三原子层级别的2D通道材料，同时保持室温下的低漏电流双栅极结构开关性能。此外，他们在3D封装方面也有显著进展，将功率密度与性能提升10倍，同时通过混合键合技术微缩互连间距以实现更高效率。
尽管如此，要实现单个设备中1万亿个晶体管，这仍然是一个巨大的挑战。这需要持续投入研发并尝试各种可行性方案，如英特尔所示，从2023年到2030年目标是将现有数量翻一番。如果能够成功，那么我们的世界将会呈现怎样的景象？
