芯片难度探秘1颗芯片如何集成1万亿晶体管
回顾晶体管的75年历史，人类如何不断推动技术发展以延续摩尔定律？在2022年，我们仍然需要新的晶体管。为了纪念晶体管发明75周年，IEEE电子器件分会举办了一场活动，其中包括Fin-FET发明者胡正明教授对晶体管过去的回顾，以及行业领导者分享延续摩尔定律的技术创新。
我们的世界是否还需要更好的晶体管？胡正明教授给出了肯定的回答，并提出三个理由：第一，随着晶体管改进，我们掌握了前所未有的新能力；第二，半导体技术演进不受材料和能源使用限制，而IC正在变得越来越小、使用材料越少且效率提升；第三，理论上信息处理能量可以减少到今天水平的一千分之一以下，但我们尚未知道如何实现这一目标。
2030年，我们预计单颗芯片将容纳1万亿个晶体管。然而研发制造出新的晶体管面临经济和技术上的巨大挑战。虽然每隔一段时间都会有巨大的挑战，但科学家们已经克服了多次困难，如1980年代CMOS替代NMOS和双极技术带来的动态功耗问题，以及2000-2010年的静态功耗问题。
目前业界正在采用环栅（GAA）制造新型晶体管，并研究非硅材料如过渡金属硫化物作为通道材料，以解决源极漏极间距缩小引起的问题。此外，3D封装技术也被视为提高单个设备中晶体馆数量的手段。英特尔通过混合键合等技术取得了显著进展，将功率密度和性能进一步提升。
尽管实现更多可行的微缩结构是一个具有重大财力与人力投入需求的事业，但英特尔等领先企业仍在持续投资研发，对未来抱持乐观态度。他们预计从2023到2030年，每个设备中的晶體館數目將翻10倍，即從1萬億個轉變為1萬億個。这将彻底改变我们的世界，让我们想象一下当一个芯片能够容纳1万亿个晶体馆时，它可能带来的变化。（雷峰网(公众号：雷峰网)）
