1颗芯片如何集成100亿晶体管探秘性价比高手机排行榜前十名物品技术细节
回顾晶体管的75年历史，探讨如何延续摩尔定律
2022年，晶体管诞生75周年之际，IEEE电子器件分会举办了一场纪念活动。胡正明教授，以及行业领先者们分享了他们在延续摩尔定律方面的技术创新。这场活动不仅回顾了晶体管过去的发展，也展望了未来的可能性。
我们的世界是否需要更好的晶体管？胡正明教授给出了肯定的回答，他提出了三个理由：
首先，随着晶体管技术的进步，我们得到了前所未有的新能力，如计算和高速通信、互联网、智能手机等。未来还可能出现新的技术，这些都依赖于更高效、更小巧的晶体管。
其次，半导体技术广泛应用于改变所有技术、工业和科学，而这些应用并不会受到材料或能源使用限制。IC使用较少的材料，可以生产，并且正在变得越来越小，使用材料也越来越少，同时IC本身也在变得更加快捷、高效。
最后，从理论上讲，我们可以减少信息处理所需能量到今天水平的一千分之一以下，但我们尚未知道如何实现这一目标。不过，我们知道这是理论上可行，而且其他大多数技术已经达到理论极限。因此，在应对全球变暖时，更强大的工具是必要的。
然而，对于研发新的晶体关来说，无论是在经济还是在技术层面，都面临着新的挑战。在1980年代前后，当芯片动态功耗成为问题时，将工作电压从5伏降低到1伏带来了巨大的进步；2000至2010年间，当静态功耗再次成为挑战时，不同3D Fin-FET以及多核处理器架构解决了这一问题。此外，现在Fin-FET进步带来的性能提升和功耗降低又逐渐有限化，因此业界正在采用一种新的3D CMOS结构——环栅（GAA）制造新型晶体管。而英特尔就是其中一员，他们通过RibbonFET结构实现GAA，但是发现源极和漏极之间距离进一步缩小导致短沟道效应产生漏电。
为了改善这种情况，有学术研究利用过渡金属硫化物作为通道材料，这种材料只有三个原子厚度，被认为有天然优势。而英特尔也进行了相关研究，并展示了一种全环绕栅极堆叠式纳米片结构，即便在室温下也有近似理想的低漏电流双栅极结构开关效果。此外，3D封装技术也是提升单个设备中晶体数量的一个方法。
尽管进一步微缩仍然是一个巨大的财力和人力投入的问题，但如英特尔这样的企业持续投入研发，并对未来抱持希望。据预测，从2023年到2030年，每颗芯片将容纳100亿个晶体管翻十倍，即达到1万亿个。但要实现这个目标，就需要企业持续投入研发尝试更多可行方案。当一颗芯片内包含1万亿个晶体管之后，我们世界又会怎样变化呢？
