2023芯片市场现状与趋势1颗芯片如何集成1万亿个晶体管
回顾自1947年晶体管诞生至今，人类已实现了前所未有的技术飞跃。随着时间的推移，我们对晶体管的需求日益增长，但其发展也面临瓶颈。摩尔定律放缓，引发了行业内对于延续这一规律的讨论。在2022年庆祝晶体管75周年之际，IEEE电子器件分会举办了一场活动，Fin-FET发明者胡正明教授与业界领先者共同探讨如何创新以维持这一趋势。
胡正明教授坚信我们仍需新的晶体管，他提出了三个理由：首先，由于晶体管不断进步，我们已经获得了前所未有的新能力，如计算、高速通信等；其次，半导体技术的发展不受材料和能源使用限制，而IC可以在较少材料中生产，并且正在变得越来越小和高效；最后，从理论上讲，可以将信息处理能量降低到今天水平的千分之一以下。
2030年之前，有预测认为单一芯片可集成1万亿个晶体管，这需要研发制造出新的更小、更高效的晶体管。这一目标并不简单，不仅因为经济和技术上的挑战，而且因为历史上每隔几十年都会有巨大的挑战出现。例如，在1980年代后期动态功耗成为问题后，用CMOS取代NMOS和双极结构带来了显著改善；而2000-2010年间静态功耗再次成为焦点，但3D Fin-FET及多核架构解决了这个问题。
目前Fin-FET发展虽然取得了一些进展，但性能提升以及功耗降低都在逐渐减少。为了进一步缩小尺寸，英特尔采用RibbonFET结构并实现GAA，但是发现源极漏极距离缩短导致短沟道效应增加漏电流。而换用非硅材料如过渡金属硫化物作为通道材料则可能改善这一情况。
学术界研究此类2D材料，并展示一种全环绕栅极堆叠式纳米片结构，该结构使用厚度仅三原子层级2D通道材料，同时在室温下实现近似理想低漏电流双栅极开关。此外，3D封装技术也有助于提高单个设备中的晶体管数量。
英特尔在这方面取得新进展，与IEDM 2021相比，他们展示了最新混合键合研究，将功率密度和性能提升10倍。此外，还通过混合键合微缩互连间距至3微米，使得系统级芯片（system-on-chip）连接效果接近单片式系统级芯片，并将多芯片互连工艺中使用无机材料，以适应不同封装厂要求兼容性。
尽管这样的目标充满挑战性，但像英特尔这样的大型企业仍然投入大量资源进行研发，对未来抱有期待。他们预计从2023到2030，每个设备中的晶体数目将翻10倍，即从1千亿变为1万亿。要达成这一目标，就必须持续投资研发并尝试各种可行方案。不过，当一个芯片能够包含1万亿个晶 体时，我们世界又会呈现怎样的景象？
